Home Research Focus Advisor Member Publication Project Course Meeting Slides Schedule Album New Comer Contact Us

業界計畫 Project Title Funding Source Starting Date Ending Date 執行中不公開 瑞昱半導體 108/1/1 110/12/31 執行中不公開 瑞昱半導體 108/1/1 110/12/31 執行中不公開 創意電子 108/4/1 109/3/31 執行中不公開 瑞昱半導體 107/1/1 109/12/31 執行中不公開 聯詠科技 106/12/1 108/11/30 執行中不公開 崛智科技 107/4/1 108/3/31 執行中不公開 創意電子 106/2/1 108/1/31 效率型雙單元識別測試 瑞昱半導體 106/1/1 106/12/31 IDDQ測試技術 瑞昱半導體 105/1/1 105/12/31 Pattern Generation for Verifying LPDDR3 SDRAM 愛普科技 104/11/1 105/10/31 單一測試環境下之晶片內部製程飄移偵測 瑞昱半導體 104/1/1 104/9/30 Routing-Driven Power Network Design 創意電子 103/08/01 104/07/31 Test Structure and Statistical Framework for Predicting Vt Mean of Multiple Transistors under Test 聯電 103/07/01 104/06/30 以內建製程監控器結果重建晶片時序分析 瑞昱半導體 103/1/1 103/9/30 DDR3 SDRAM Random Pattern Generator 華邦電子 102/09/01 103/08/31 Built-in Self-binning System 創意電子 102/08/01 103/07/31 Statistical learning framework for predicting SRAM performance 聯電 101/08/01 102/07/31 Power-Network Design and Performance Binning with HPM Circuits 創意電子 101/08/01 102/07/31 Reserch on TCAM Testing 聯發科 101/08/01 102/07/31 Designing Robust and Routing-Efficient Power Network for MTCMOS 創意電子 100/08/01 101/07/31 Design Methodology for Coarse-Grain MTCMOS Technologies 創意電子 99/08/01 100/07/31 政府計畫 Project Title Funding Source Starting Date Ending Date 鰭狀場效電晶體 (FinFET) 電路之錯誤模型與測試方法 科技部 102/08/01 105/07/31 以資料分析為導向之新型態電子設計自動化研究－子計畫六：應用於最低操作電壓認定與系統錯誤預測之資料探勘平台(1/2) 科技部 103/05/01 104/04/30 平行運算電子設計自動化技術研究－子計畫六：平行化多核心系統測試方法(3/3) 國科會 102/05/01 103/07/31 平行運算電子設計自動化技術研究－子計畫六：平行化多核心系統測試方法(1/3) 國科會 100/05/01 101/04/30 未來世代內嵌式SRAM與STT-MRAM設計技術(3/3) 經濟部 100/05/01 101/04/30 針對粗顆粒多重臨界電壓CMOS技術之電源開關繞線 國科會 99/08/01 100/07/31 未來世代內嵌式SRAM與STT-MRAM設計技術(2/3)，學界科專計畫 經濟部 99/05/01 100/04/30 嵌入式DRAM測試方法 國科會 98/08/01 99/07/31 解決工程改變中所產生之輸入扭轉違規與輸出負載違規 國科會 98/08/01 99/07/31 後次微米時代新興電子設計自動化技術之研究-子計畫三：角落錯誤之矽除錯(2/3) 國科會 98/08/01 99/07/31 未來世代內嵌式SRAM與STT- MRAM設計技術三年計畫(1/3) 經濟部 98/05/01 99/04/30 利用重新排列掃瞄元件減低掃瞄位移功率 國科會 97/08/01 98/07/31 後次微米時代新興電子設計自動化技術之研究-子計畫三：角落錯誤之矽除錯(1/3) 國科會 97/08/01 98/07/31 晶片系統傳輸鏈之電路系統設計與驗證平台三年計畫 經濟部 97/02/01 97/07/31 混合式測試回應壓密--結合空間壓密器與未知值阻擋多重輸入位移儲存 國科會 96/08/01 97/07/31 建構有未知值測試回應壓密之最佳化空間壓縮器 國科會 96/01/01 96/07/31

Home | Introduction | Advisor | Member | Publication | Project | Course| Resource| Album | New Comer | Contact us
SoC Testing & DfT Lab group. ED612. Tel:+886-3-5712121 ext.54178