NYCU VLSI Testing Lab

1.目前在研究測試領域，在業界的發展是?

IC測試是在IC生產完畢後, 去檢驗在製造過程中是否有瑕疵 (defect), 進而影響到產品的功能性. 這一研究領域涵蓋的範圍很廣, 基本上, 我們可以分做三個部分來看, 設計 (design) , 製程 (process technology), 與輔助設計軟體 (EDA tool)。

不瞭解設計, 則沒有辦法知道要如何改良設計的可測試度, 然而絕大部分的IC再沒有加入可測試性設計前幾乎很難做測試。不瞭解製程則沒有辦法了解在製造過程中可能產生的錯誤模型(fault model),進而針對特定的錯誤模型產生相對應的測試圖案(test pattern)。不瞭解EDA,則沒有辦法將產生可測試性設計做自動化,並融入現有的設計流程(design flow).

講了這麼多,重點是要說, 在業界中,幾乎各類型的公司都會需要做測試的人, 從IC代工廠:台積電、聯電 , IC設計公司:聯發科、瑞昱、晨星, 記憶體廠:旺宏、晶豪, 設計服務:創意、智源, 甚至到EDA公司:Synopsys、Cadence、Mentor graphic 都會需要測試的人才。

2.實驗室的研究方向？

請將您的滑鼠移向左邊的Bar條，找到 ""Research Focus"" 並點擊，噹噹!!是不是找到答案了呢!
什麼? 你期待這邊會有更多的information!? 那不妨來我們實驗室或寄信問問和藹可親的教授學長姐吧!
可以去 ""Contact Us"" 找到聯繫我們的方式喔，歡迎您的來信～

3.此實驗室與業界合作是否密切？

這非常相當超級密切。
本實驗室的研究方向都是因應業界所提出的要求，故和產業聯繫緊密。
此外，我們定期 ( 隔週 or每周 ) 都會去公司開會，確認雙方的進度及需求。
而也是因為這個原因，我們實驗室會稍晚畢業些，這關係到合作計畫上的安排。

4.在此實驗室是否有當助教或接計畫的機會？

計畫方面，為實驗室成員標配，必須接。
助教方面，近年老師在大學部與碩士班各有開一門課，若有意願可以要求擔任。

5.畢業後的出路？

學長姊們散落台灣各地的公司，如MTK、TSMC、NVIDIA、ARM、CADENCE、SYNOPSIS、RTK……等。詳細畢業學長姊的出路可以在網頁左邊"Member" => "Alumni"做查詢。

6.畢業時間？

以我們實驗室的碩班來說，通常會讀到碩士3年級的上半學期。具體時間還是會在進來實驗室的時候跟老師做討論，可能會受計畫內容、知識背景等因素影響。

7.進入實驗室前需要哪些基礎？

基本上對於程式的基礎是必須的，例如: C++語言、資料結構，對於VLSI Design flow的了解，也是進入我們或其他EDA實驗室的基本知識。如果這些基礎知識不足，提前進入實驗室來補足也是可以的。

8.進入本實驗室可享受的福利？

每年會有一次出遊和一次尾牙，左邊的 ""Album"" 可以看到一些照片喔~ 實驗室中有一個零食桌，會適時到大賣場採購。薪水的部分最少會有6k，若有接計劃或助教會增加。

9.實驗室的meeting的形式？

基本上，每周都會跟老師個咪報進度，並且會有一週一次的大咪，大概就是實驗室的成員輪流報 paper。若有接計劃，則會有大約兩周一次的公司咪。

10.上下班時間？

基本上沒有規定待在實驗室時間，但個咪大咪公司咪一定要出現。

11.實驗室環境？

每個人都會有各自的舒適座位。當遇到問題需要討論時，實驗室有不錯的地方可供討論聊天。當研究累時，實驗室內也有獨立的小空間可供小憩用。

12.實驗室設備？

有多台工作站可供使用，也有供機器學習應用的設備，每年也會有經費做硬體更新。

13.教授的個性？

老師的個性比較認真，或許有時候會給人一種比較嚴肅的感覺，但是其實老師是很關心實驗室的學生，偶爾也會跟學生聊聊天，分享自己學生時期的經驗或趣事。